Nei giorni scorsi Intel ha annunciato il rilascio di una nuova generazione di microprocessori, con nome in codice Nehalem, destinata a soppiantare l’attuale famiglia di Core 2 Duo, che ha tra l’altro conosciuto una longevità per certi versi inaspettata, tenendo conto della rapida evoluzione del settore CPU.
Le specifiche che solitamente devono soddisfare nuovi sviluppi progettuali in questi ambiti concernono l’efficienza energetica, le prestazioni e la scalabilità , accompagnati da ulteriori diminuzioni nelle dimensioni del core. Ed i 45 nanometri su cui si basa la microarchitettura rappresentano un’ulteriore conferma degli sforzi già profusi ed avviati con l’introduzione dei processori Penryn.
Uno degli aspetti più interessanti è rappresentato dal multithreading simultaneo: ciò consente l’esecuzione di più thread paralleli all’interno di ciascun core del processore, rendendo così più efficiente l’attività di calcolo complessiva, anche se di fatto vi è un richiamo all’hyperthreading già utilizzato con il Pentium 4.
La cache inclusiva consente di ridurre i tempi di accesso, in quanto i dati contenuti nella cache di più basso livello vengono ripetuti all’interno di quelle di livello superiore, cioè più esterne al core. Si riesce così a ridurre l’effetto di continuo svuotamento e caricamento dei dati tra le cache, proprio grazie alla ridondanza dei dati stessi, a tutto vantaggio dei tempi di latenza.
L’introduzione di sette nuove istruzioni consente di migliorare la gestione di stringhe e testi, aspetto da tenere presente soprattutto nel parsing XML. E’ infatti possibile effettuare comparazioni tra 16 byte alla volta per identificare rapidamente blocchi di caratteri ordinari ed isolare quelli speciali, con una conseguente riduzione delle transizioni di stato.
Infine, l’architettura QuickPath rappresenta un sistema composto da un controller di memoria integrato in ciascun processore e da un bus rinnovato, capace di connettere a velocità elevata CPU e componenti. Suo obiettivo primario è di ridurre il collo di bottiglia ormai rappresentato dal Front Side Bus. Se un processore ha la necessità di accedere alla memoria di un altro, può procedere con il bus QuickPath Interconnect, non dovendo più condividere il medesimo canale.
